

LOGIČKA VERIFIKACIJA MIKROKONTROLERA U INTEGRISANOM MERAČU POTROŠNJE ELEKTRIČNE ENERGIJE


Dejan Stevanović, Borisav Jovanović, Predrag Petković, Elektronski fakultet, Niš

Sadržaj – U ovom radu detaljno je objašnjen postupak verifikacije mikrokontrolera 8052 koji je ugrađen u Integriranom Meraču Potrošnje Električne Energije (IMPEG2). Rad mikrokontrolera pobudjenog različitim asemblerским programima opisan je u VHDL jeziku. Verifikacija uradena pre sinteze potvrdila je ispravnost projekta.

1.UVOD

Moderni uređaji za merenje potrošnje električne energije obično se realizuju kao jedinstveno integrisano kolo, pri čemu obavljaju funkcije više uređaja. Takvo jedno kolo predstavlja i Integrirani merač potrošnje električne energije – IMPEG2. Ovo kolo prihvata na ulazu trenutne vrednosti struje i napona u analognom obliku, a kao rezultat daje parametre signala energetske mreže. Kolo sadrži analogne blokove (AD konvertore, Power-On-Reset kola itd.), i digitalna kola za procesiranje signala (filtre, DSP blokove, mikrokontroler). Integrirani merači potrošnje mogu da budu monofazni ili trofazni zavisno od toga da li mere signale struje i napona samo jedne [1] ili sve tri faze trofaznog energetskog sistema [2, 3].

Na Sl. 1 data je opšta blok šema ovog sistema.



Slika 1. Blok šema IMPEG2 kola

Čip na osnovu trenutnih vrednosti ulazne struje i napona računa njihove efektivne vrednosti, aktivnu, reaktivnu i prividnu snagu, frekvenciju, faktor snage, aktivnu i reaktivnu energiju. Za to je potrebno imati i analogne i digitalne delove. Kao što se sa Sl.1 vidi, analogne blokove čine Sigma Delta AD konvertori i Power-On-Reset kolo. Digitalni deo čipa sastoji se od digitalnih filtara, DSP bloka [5] koji izračunava sve pomenute parametre energetske mreže, bloka serijske komunikacije CSP, 8052 mikrokontrolera koji ima više periferijskih jedinica (3 paralelna porta, dravere za LCD displej, SPI interfejs), Sat realnog vremena (RTC) [3].

Mikrokontroler 8052 je jedan od najsloženijih delova IMPEG2 sistema i njegova verifikacija znatno se razlikuje od ostalih digitalnih blokova. Provera funkcija zasnovana je na opisu mikrokontrolera u VHDL-u, i razvoju testnih

asemblerских programa. Tokom simulacije reagovanja kontrolera na instrukcije iz testnog programa prati se odziv kroz promenu stanja karakterističnih registara.

Rad je organizovan u šest poglavlja. Naredno poglavje daje kratak opis postupka učitavanja programa u programsku memoriju kontrolera. Zatim je opisan postupak testiranja asemblerских instrukcija. U četvrtom i petom delu opisana je verifikacija tajmera i perifernih blokova, respektivno. Zaključak je dat u šestom poglavljju.

2. UČITAVANJE PROGRAMA U PROGRAMSKU MEMORIJU 8052 MIKROKONTOLERA

Organizacija memorija ugrađenog 8052 mikrokontrolera slična je onoj koja postoji kod standardnih industrijskih 8052 mikrokontrolera. Memorija je podeljena na:


- programsku memoriju koja je implementirana kao SRAM memorijski blok kapaciteta 8kB
- eksternu memoriju za podatke koja se sastoji od SRAM bloka kapaciteta 2kB i dodatnog memorijskog prostora
- internu memoriju za podatke koja je podeljena između specijalnih funkcijalnih registara i SRAM bloka, kapaciteta 256B.

MCU 8052 može da adresira do 64kB eksterne memorije (od adrese 0x0000 do 0xFFFF), ali, samo deo ovog adresnog prostora postoji fizički unutar čipa. Lokacije od adrese 0x0000 do 0x07FF deo su SRAM memorijskog bloka kapaciteta 2kB. Postoji i dodatni memorijski prostor koji čine registri RTC-a (od adrese 2015h do 201Ch), kao i registri LCD dravera (od adrese 2020h do 2059h).

Programska memorija kapaciteta 8kB implementirana je kao SRAM memorijski blok. SRAM memorija gubi svoj sadržaj nakon nestanka napajanja. Da bi se to spričilo, potreban je interfrejs [4] koji omogućava da se u modu programiranja kontrolera, program najpre smesti u spoljašnji EEPROM. Prilikom restartovanja čipa, taj program se isčitava iz EEPROM-a u programsку SRAM. Takođe, spoljašnji EEPROM služi za čuvanje bitnih podataka kao što je informacija o potrošenoj energiji i ostalih parametara koje računa DSP. Blok šema kola koji je sastavni deo mikrokontrolara i koji obavlja ovu funkciju prikazana je na Sl.2.

Kao što se može videti sa Sl. 2, kolo koje služi za programiranje i inicijalizaciju mikrokontrolera sastoji se od sledećih digitalnih blokova: MASTER SPI za komunikaciju preko I2C sa EEPROM čipom, UART-a koji prima program iz PC-a preko serijskog porta, bloka FSM koji kontroliše rad UART i MASTER SPI blokova, SRAM memorijskog bloka i 13-bitnog brojača (COUNTER) koji adresira 8kB SRAM.

Proces programiranja EEPROM-a i isčitavanja njegovog sadržaja u programske SRAM čipa obuhvaćeni su simulacijama.



Slika 2. Blok šema kola koje služi za programiranje EEPROM-a i inicijalizaciju programske SRAM memorije

Postupak logičke verifikacije počinje pisanjem asemblerorskog programa koji se kompajlira Keil razvojnim alatom u odgovarajući HEX fajl. Nakon toga, posebni program prevodi HEX fajl u VHDL kod sinhronе ROM memorije. Tokom simulacije, program smešten u sinhronoj ROM memoriji se isčitava i, bit-po-bit, prebacuje preko serijskog porta RXD (Sl. 2). FSM kontroliše postupak prikupljanja serijskih podataka i programira eksternu EEPROM memoriju 24LC64 koja je instancirana u testbenču. Programiranje spoljašnjeg EEPROM čipa 24LC64 počinje setovanjem ulaznog pina *Programming* na nivo logičke "1". Posle reseta, u modu programiranja, svi podaci primljeni preko UART bloka (Sl.2), serijski se šalju u paketima veličine 32B kroz *SDA* i *SCL* linije u spoljašnji EEPROM. Nakon uspešnog programiranja EEPROM-a, FSM postavlja izlazni pin *Programmed* na nivo logičke "1". Inače, ukoliko je došlo do greške tokom programiranja EEPROM-a, FSM prekida programiranje EEPROM-a i postavlja izlazni pin *Program_error* na nivo logičke "1".

Inicijalizacija programske SRAM memorije počinje nakon reseta kada je pin čipa *Programming* na nivou logičke nule. Podaci iz spoljašnjeg EEPROM-a isčitavaju se preko MASTER SPI bloka u 8kB SRAM namenjen programskoj memoriji. Kontrolu nad prenosom podataka iz jedne memorije u drugu obavlja FSM. Čitanje EEPROM-a traje sve dok brojač koji prosledjuje adresu ne postigne vrednost adrese zadnje lokacije SRAM-a.

3. VERIFIKACIJA ASEMBLERSKIH INSTRUKCIJA MIKROKONROLERA 8052

Mikrokontroleri serije 8051/52 imaju 256 različitih instrukcija, koje možemo koristiti za pisanje programa. Broj instrukcija može se svesti na 111 kada se uzme u obzir da mnoge instrukcije obavljaju istu operaciju a razlikuju se samo u registrima iz kojih dolaze operandi u instrukcijama. Na primer, sledeće instrukcije: ADD A, R0, ADD A, R1, ... ADD A, R7 obavljaju istu operaciju (sabira se sadržaj akumulatora sa R registrom), ali pošto ima 8 ovih registara, svaka instrukcija se posebno računa. Kada uzmemo sve to u obzir mi dobijemo 111 različitih instrukcija.

Na osnovu funkcije koju obavljaju, sve instrukcije se mogu podeliti u nekoliko grupa:

- Aritmetičke
- Instrukcije grananja

- Instrukcije prenosa
- Logičke instrukcije
- Logičke instrukcije za rad sa bitovima

Za svaku grupu asemblerских instrukcija napisan je testni program koji ispituje rad svake instrukcije posebno. U tabeli 1 nalazi se listing jednog od ovih programa.

```

        mov R1, #003h
        mov A, #007h      ;A=07h
        djnz R1, petlj1
petlj1: add A, R1      ;A=09h
        inc R1
        dec A           ;A=08h
        subb A, R1      ;A=05h
        mov B, A
        mov A, #060h
        mul AB          ;A=E0h, B=1h
        div AB          ;A=E0h
        mov A, #00Dh
        da A            ;A=13
        clr A
        orl A, #00Ah     ;A=0Ah
        anl A, #005h     ;A=02h
        xrl A, #00Dh     ;A=0Dh
        rl A            ;A=1Ah
        rr A            ;A=0Dh
    
```

Tabela1. Listing programa koji se koristi za verifikaciju instrukcija kod MCU-a

Rezultati simulacije prikazani su na Sl. 3.

<i>#R Clk</i>	1	
<i>#R RST_n</i>	1	
<i>#R RXD_program</i>	1	
<i>#R Programming</i>	0	
<i>#R Programmed</i>	0	
+ <i>#R Inst</i>	84	
+ <i>#R FCycle</i>	1	
+ <i>#R PC</i>	0077	
+ <i>#R ACC</i>	E0	
+ <i>#R B</i>	01	

Slika 3. Rezultati simulacije programa iz Tabele1.

Tokom simulacije, relevantni su sledeći signali: *Inst*, *FCycle*, registri *PC*, *ACC* i *B*. Posmatrajući signal *Inst* možemo videti kod instrukcije koja se trenutno izvršava, dok se na osnovu sadržaja registra *PC*-a vidi adresa naredne instrukcije. Rezultati proveravanih instrukcija smeštaju se u registre *ACC* i *B*. Sa Sl. 3 može se uočiti da se stanja na magistralama *ACC* i *B* poklapaju sa očekivanim rezultatima koji su dati u komentarima asemblerorskog programskega koda iz Tabele 1.

4. VERIFIKACIJA TAJMERA IZ MCU 8052

Mikrokontroler 8052 sadrži tri 16-bitna tajmera/brojača: *Timer 0*, *Timer1*, *Timer2*. Svaki tajmer može biti konfigurisan da radi kao tajmer ili brojač. Kada *Timer* obavlja ulogu tajmera onda se sadržaj registra inkrementira nakon svakog mašinskog ciklusa. Jedan mašinski ciklus traje 12 perioda kristala oscilatora (frekvencija takta je 4.194304MHz). Brzina inkrementiranja brojača je 12 puta manja od frekvencije kojom se taktuje MCU 8052.

Ukoliko je neki tajmer konfigurisan da radi kao brojač, onda se sadržaj registra inkrementira na svaku opadajuću ivicu koja se pojavi na ulaznom pinu tajmera T0, T1, T2.

Pored funkcija tajmera ili brojača *Timer0* i *Timer1* imaju četiri dodatna moda rada: *13-bitni timer*, *16-bitni tajmer*, *8-bitni auto-reload mod*, ili kao dva *8-bitna tajmera*. *Timer2* ima tri moda rada: *capture*, *auto-reload* i *baund rate generator*. Rad svakog tajmera verifikovan je u svakom modu.

Kontrola rada tajmera *Timer0* i *Timer1* obavlja se preko sadržaja SFR registara TMOD i TCON. Sadržaj registra TMOD određuje da li će tajmer da radi kao tajmer ili brojač i u kom modu rada. Tabela 2 prikazuje spisak bitova koji su sastavni deo registra TMOD.

T1_GATE	T1_C/T	T1_M1	T1_M0	T0_GATE	T0_C/T	T0_M1	T0_M0
---------	--------	-------	-------	---------	--------	-------	-------

Tabela 2. TMOD SFR registar na adresi 89h

Stanje bita C/T određuje funkciju koju će *Timer 0/Timer 1* da rade: kao brojači ili kao tajmer. Bitovi M0, M1 određuju mod rada tajmera, na način prikazan u Tabeli 3.

M1 M0	Mod rada	Funkcija
00	1	13-bitni tajmer
01	2	16-bitni tajmer
10	3	8-bitni auto-reload
11	4	Split mod

Tabela 3. Modovi rada *Timer 0 / Timer 1*

Asemblererski program iz Tabele 4 verifikuje rad *Timer 1*.


```

mov TH0, #01Eh
mov TL0, #0A3h
mov TH1, #0FEh
mov TL1, #0A3h
mov TMOD, #00010000b ; Tajmer 1 je u modu 1
mov TCON,#01000000b ; Run tajmera 1
mov IEN0, #10001010b
mov counter1, #040h

j_tim1: clr TR1
inc counter1
mov A, counter1
mov TH1, #0FEh
mov TL1, #0A3h
setb TR1
reti
    
```

Tabela 4. Listing programa koji se koristi za verifikaciju tajmera 1 kod MCU 8052

Timer1 je konfigurisan da radi kao 16 bitni tajmer (sadržaj registra TH1,TL1 inkrementira se frekvencijom takta koja je 12 puta manja od frekvencije MCU). Početne vrednosti registara TH1 i TL1 su FEh i A3h redom, što odgovara periodi tajmera od 1 ms. Kada brojač *Timer1* pređe iz stanja FFFFh u stanje 0000h, dolazi do setovanja flega TF1 koji se nalazi u registru TCON. Kako je u asemblererskom programu dozvoljen interapt Timera 1, dolazi do obrađivanja prekidne rutine. U našem primeru po isteku svake ms (podešeno registrima TH1 i TL1) dolazi do prekida u kome se sadržaj akumulatora inkrementira. Na kraju prekidne rutine u registre TH1, TL1 upisuje se FEh, A3h redom. Rezultati simulacije prikazani su na Sl.4



Slika 4. Rezultati simulacija programa iz tabele 4

5. VERIFIKACIJA SERIJSKE KOMUNIKACIJE

MCU 8052 u sebi sadrži dva UART-a (UART0, UART1) koji mogu biti programirani da komuniciraju sa različitim spoljašnjim uređajima. Serijski port je *full duplex*, što znači da može da prima i šalje podatke istovremeno. Takođe se koristi i kao prijemni bafer, odnosno može da počne sa prijemom drugog bajta pre nego što prijemni registar prihvati prehodni bajt. Serijska komunikacija se obavlja preko pinova *RXD* i *TXD*. *RXD* pin služi za prijem podatka, prvo se prima LSB bit prema RS-232 standardu, dok pin *TXD* služi za slanje podatka.

UART ima fizički odvojene predajni i prijemni registar koji su povezani sa SBUF registrom. Kada se podatak pošalje u SBUF, on se prosledjuje u predajni bafer, odakle se serijski prosledjuje dalje. Ukoliko se čita sadržaj SBUF-a to znači da se čita podatak koji je primljen preko prijemnog registra.

Prva stvar koju treba uraditi prilikom korišćenja serijskog porta je njegovo konfigurisanje. Time se određuje koliko će bitova sadržati jedna serijska "reč", kolika će biti brzina prenosa i šta će biti izvor impulsa za sifronizaciju. Svi bitovi koji ovo kontrolisu, nalaze se u SFR registru SCON (*Serial Control*). U tabeli 5 je prikazana je organizacija SCON registra.

SM0	SM1	SM2	REN	TB8	RB8	TI	RI
-----	-----	-----	-----	-----	-----	----	----

Tabela 5. SCON registar – adresa 98h

Brzina kojom se šalju podaci, *baud rate*, zavisi od moda rada UART-a, i bita SMOD u PCON registru. Mod određuje sadržaj bitova SM0, SM1 u SCON registru. U tabeli 6 dat je spisak svih modova rada UART-a i odgovarajuće brzine prenosa.

SM0	SM1	SMOD	MOD	OPIS	Brzina prenosa
0	0	0	0	8-bitni Shift registar	Frekvencija kvarca/12
0	1	0	1	8-bitni UART	Određuje se tajmerom T1
1	0	0	2	9-bitni UART	Frekvencija kvarca/32
					Frekvencija kvarca/64
1	1	0	3	9-bitni UART	Određuje se tajmerom T1

Tabela 6. Modovi rada UART0


Za verifikaciju *UART0* napisan je program koji je dat u tabeli 7.

```

j_tim0: mov TH0, #0FAh ; Timer 0 svakih 4ms odlazi u prekidnoj rutini i šalje podatak preko TXD pina
        mov TL0, #08Ah
        clr EA
        mov A, counter0
        add A, #001h
        mov counter0, A
        mov SBUF, #0AAh ; Podatak za slanje se smešta u reg. SBUF
petlja: jnb TI, petlja ; Proverava se da li je poslat podatak
        clr TI
        setb EA
        reti
j_siu0: clr EA
        jb RI, prov ; Proverava se da li je primljen podatak preko RXD
        sjmp k_j_si
prov: mov B, SBUF
k_j_si: clr RI
        setb EA
        reti
    
```

Tabela 7. Listing programa za testiranje UART-a 0


U datom primeru *UART0* je podešen da radi u modu 1. Tada se 10 bitova podatka šalju preko pina TXD ili primaju preko pina RXD u sledećem redosledu: START bit (uvek je 0), zatim 8 bitova podatka (prvo LSB bit) i na kraju jedan STOP bit (uvek je 1). START bit se nigde ne registruje i ima ulogu da pokrene mehanizam za prijem podatka, dok se STOP bit, prilikom prijema, automatski upisuje na mestu bita RB8 u registru SCON. Brzina serijske veze podešena je na 19200bit/s. U *UART0* koristi se *Timer1* za generisanje takta. Kada se *Timer1* koristi za generisanje brzine kojom se šalju podaci, ne treba dozvoliti prekide u *Timer1*. U primeru *Timer0* je podešen da inicira prekidnu rutinu svakih 4ms u kojoj se po jedan bajt šalje preko *UART0*. Takođe se u programu proverava da li je došlo do prijema novog bajta preko RXD pina i ako jeste primljeni bajt se smešta u registar B. Sl. 5 prikazuje rezultate simulacije *UART0*.



Slika 5. Rezultati simulacije *UART0*

5. VERIFIKACIJA LCD DRAJVERA

Čip ima mogućnost da pobuđuje od 96 – 168 piksela na LCD displeju sa ciklusom ispunjenosti od 25%. Kolo za kontrolu LCD displeja unutar mikrokontrolera pobuđuje analogne LCD drajvere čiji se izlazi vode na izlazne pinove čipa. Kolo LCD drajvera sadrži 4 COM pina (COM0 – COM3) i 42 SEG pina (SEG0 – SEG41). Od toga, 24 se koristi samo za LCD, ostalih 18 pinova mogu da budu podešeni da rade kao digitalni ulazno/izlazni portovi (portovi P0 - 4 msb pina, P1- svih 8 pinova i P2 - svih 6 pinova). Radom displeja upravlja se pomoću registara koji se nalaze u RAM memoriskoj mapi na adresama od 2020h do 2059h. Pomoću registra LCD_NUM koji se nalazi na adresi 2020h određuje se koliko pinova se koristi za LCD (može se selektovati od 24 do 42 pina). Registr koji se nalazi na adresi 2021h koristi se za odabiranje moda rada displeja i frekvencije signala na COM i SEG pinovima. LCD displej može da radi u 5 modova: 4 stanja 1/3 bias, 3 stanja 1/3 bias, 2 stanja 1/2 bias, 3 stanja 1/2 bias i kao statički displej. Podatak koji želimo da ispišemo na displeju mora biti smešten u 4 niža bita регистра LCD_SEG0-LCD_SEG1. Talasni oblik simulacije prikazan je na Sl.6.



Slika 6. Rezultati simulacije LCD drajvera u modu 1

6. ZAKLJUČAK

Mikrokontroler 8052 predstavlja najsloženiji deo integrisanog merača potrošnje električne energije. Njegova verifikacija znatno se razlikuje od verifikacije rada ostalih digitalnih blokova. Pre čitavog seta simulacija, neophodno je bilo razviti asemblerске programe koji omogućavaju proveru instrukcija i periferija mikrokontrolera. Relevantni rezultati logičke simulacije rada MCU8052 dobijeni u obliku vremenskih dijagrama omogućavaju uvid u promenu stanja karakterističnih registara kontrolera. Poređenjem dobijenih i očekivanih stanja verifikovan je rad mikrokontrolera. Posebno su testirane sledeće grupe asemblerskih instrukcija: aritmetičke instrukcije, instrukcije grananja, instrukcije prenosa, logičke instrukcije i logičke instrukcije za rad sa bitovima. Zatim je verifikovan rad perifernih blokova MCU-a (*Timer0/1/2*, *UART0/1*, LCD drajver). Dobijeni rezultati simulacija potvrdili su ispravan rad mikrokontrolera.

ZAHVALNOST

Rezultati prikazani u ovom radu ostvareni su u okviru projekta TR 11007 čiju realizaciju finansira Ministarstvo za nauku i tehnološki razvoj Republike Srbije.

LITERATURA

- [1] *ADE7169F16, Single-Phase Energy Measurement IC Documentation*, Analog Devices, 2006
- [2] *71M6513/71M6513H 3-Phase Energy Meter IC Documentation*, TDK Semiconductors, 2006
- [3] Petković, P., Litovski, V.: Koncept integrisanog merača potrošnje električne energije, *Proc. of 13th INTERNATIONAL SYMPOSIUM ON POWER ELECTRONICS*, Novi Sad, 02.11.-04.11., 2005, T4-4.6, pp.1-5
- [4] Jovanovic B., Petković P., Damnjanović M., **Serial Port Interface For Microcontroller Embedded into Integrated Power Meter**, *Proceedings of the Sixteenth International Scientific and Applied Science Conference - Electronics EL'2007*, Sozopol, Bulgaria, pp. 103-108.
- [5] Jovanovic B., Damnjanović M., Petković P., **Digital Signal Processing for an Integrated Power Meter**, *Proceedings of 49. Internationales Wissenschaftliches Kolloquium, Technische Universität Ilmenau, Ilmenau, Germany*, vol. 2, pp. 190-195, September 2004
- [5] Jovanovic B., Damnjanović M., **Digital Signal Processing in three-phase Integrated Power Meter**, *Proc. of the 52th ETRAN conference*, Palić, June 2008, EL2.3-1-4.

Abstract - This paper describes verification process of microcontroller 8052 architecture embedded within the Integrated Power-Meter (IMPEG2). Operation of the microcontroller was tested with different assembler codes stored in built-in memory. Simulation confirmed correctness of microcontroller's VHDL model.

VERIFICATION OF MICROCONTROLLER EMBEDDED IN INTEGRATED POWER METER

Dejan Stevanović, Borisav Jovanović, Predrag Petković